PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-326140

(43)Date of publication of application: 16.11.1992

(51)Int.CI.

G06F 12/06 G06F 12/00

(21)Application number: 03-096528

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


26.04.1991

(72)Inventor: TANAKA KAZUTOYO

(54) MEMORY CONTROLLER

(57)Abstract:

-PURPOSE: To change the kind of a memory to be used according to the purpose by providing a timing generating means which outputs a control signal corresponding to a storage element connected according to information held in a storage kind holding means. CONSTITUTION: When the DRAM fitted to the memory element 5a is replaced with an SRAM, a maximum address and a minimum address are inputted on a keyboard 3 so as to assign the memory matching the storage capacity of the SRAM. The input data are held in registers in an address specification device 11a from a data bus through a CPU 1. Further, a memory type is inputted on the keyboard 3 and its data is held in the high-order two-bit registers of a memory type register 14 from the data bus through the CPU 1. The values of the above registers are only changed and then a signal for the SRAM is outputted by a timing generation device 15 when the memory element 5a is accessed, thereby controlling the memory element 5a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) □本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-326140

(43)公開日 平成4年(1992)11月16日

(51) Int.Cl. ⁵ G 0 6 F		酸別配 号 520	广内整理番号 8841-5B	,•	FI	技術表示箇所
	12/00	564	8841-5B	•	••	

審査請求 未請求 請求項の数2(全 7 頁)


(21)出顧番号	特	(71)出題人	000003078
			株式会社東芝
(22)出顧日	平成3年(1991)4月26日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	田中 和豊
			東京都骨梅市宋広町2丁目9番地 株式会
			社東芝青梅工場内
		(74)代理人	弁理士 則近 憲佑
		İ	

(54)【発明の名称】 メモリ制御装置

(57)【要約】

【構成】 本発明のメモリ制御装置は、接続される記憶 **素子の種類を表わす情報により、制御信号を出力する夕** イミング発生手段を具備する。

【効果】 このことにより、使用用途に応じて使用する メモリの種類を変えても、新たにメモリ制御装置を開発 することが不必要になる。また、ユーザは、必要に応じ てメモリの種類を変えることができる。



【特許請求の範囲】

【請求項1】 制御信号が異なる複数種類の記憶素子を 制御するメモリ制御装置であって、接続される配偸衆子 の種類を表わす情報を保持する記憶種類保持手段と、前 記記憶種類保持手段が保持している情報に基いて、前記 接続される記憶素子に対応する制御信号を出力するタイ ミング発生手段とを具備することを特徴とするメモリ制 御装置。

【節求項2】 請求項1のメモリ制御装置において、前 記記憶種類保持手段に保持されている情報を参照し、こ 10 の情報がリフレッシュを必要とする記憶素子を示す場 合、前記リフレッシュを必要とする記憶素子に対しリフ レッシュ制御するリフレッシュ制御手段を具備すること を特徴とするメモリ制御装置。

【発明の詳細な説明】

[発明の目的]

[0001]

【産業上の利用分野】本願発明は、例えばパーソナルコ ンピュータに用いられるメモリ制御装置に関する。

[0002]

【従来の技術】近年、配憶手段として使われている半導 体メモリ素子には、スタティックRAM (以下、SRA Mとする)、ダイナミックRAM(以下、DRAMとす る)、疑似スタティックRAM(以下、PSRAMとす る)、読み出し専用メモリ(ROM)など、それぞれメ モリ制御信号の違うメモリタイプがある。そのため、メ モリタイプに応じたメモリ制御装置が必要となり、新製 品開発の度に、搭載するメモリタイプに対しメモリ制御 装置を設計し直していた。また、ユーザがメモリ領域を 拡張するには、予め定められたメモリタイプしか接続で きないという制限もあった。

[0003]

【発明が解決しようとする課題】従来のパーソナルコン ピュータのメモリ制御装置は、メモリタイプの相違によ り制御信号が異なるため、設計の段階でパーソナルコン ピュータに搭載されるメモリタイプを一義的に決定して いた。そのため、メモリ制御装置は冗長性、拡張性に欠 け、新たなパーソナルコンピュータを開発する度に設計 し直す必要があった。また、ユーザがメモリ領域を拡張 するには、そのパーソナルコンピュータに決められたメ モリタイプのみで、拡張性の乏しいものであった。本願 発明は、以上の点を鑑みなされたもので、使用されるメ モリの種類によらずに制御できるメモリ制御装置を提供 することを目的とする。

[発明の構成]

[0004]

【疎題を解決するための手段】第1の本願発明において は、データを記憶する記憶索子は、制御される信号の違 いにより種類分けされるものであり、記憶手段に使われ

保持手段と、前記記憶素子にアクセスがあると、前記記 憶種類保持手段が保持している情報を受け、前記記憶素 子の種類に対応する制御信号を山力するタイミング発生 手段とを具備したものである。

2

【0005】また、第2の本顧発明は第1の本願発明の メモリ制御装置において、前記記憶素子にリフレッシュ が必要な配憶案子を使用した場合、リフレッシュが必要 な記憶素子を選択し、リフレッシュを行わせる信号を出 力するリフレッシュ制御手段を具備したものである。

[0006]

【作用】第1の本願発明において、配憶素子はデータを 保持するもので、制御される信号の違いによりdRA M、SRAM、PSRAMなどに種類分けされる。 記憶 種類保持手段は記憶手段に使われている記憶素子の種類 を表わす情報を保持する。前記記憶種類保持手段はCP U等から前配記憶素子にアクセスされると、保持してい る前記記憶素子の種類を表わす情報をタイミング発生手 段に送る。前記タイミング発生手段は受けとった情報に 基づき、使用している記憶手段用の制御信号を記憶手段 20 に送る。

【0007】このことにより、使用用途に応じて使用す るメモリの種類を変えることができ、パーソナルコンピ ュータの開発ごとに、新たにメモリ制御装置を開発する ことが不必要になる。また、ユーザは、必要に応じてメ モリの種類を変えることができる。

【0008】さらに、第2の本願発明は第1の本願発明 のメモリ制御装置において、前記記憶素子には、リフレ ッシュ動作を行わせる信号の必要な記憶素子がある。リ フレッシュ制御手段は、記憶手段にリフレッシュ動作を 30 行わせる信号の必要な配憶素子を使用した場合、その記 憶索子に対し、その記憶案子にリフレッシュを行わせる 信号を出力する。このことにより、外部よりリフレッシ ユを行わせる命令を必要とする記憶素子も使用すること ができる。

[0009]

【実施例】以下に、本願発明についての実施例を示す。 図1は、本実施例に関わる電子機器の全体を示すシステ ム構成図である。 CPU1は、本システムの全体を司 り、メモリ5ヘデータの書き込み、読み出しを行なうた めにアドレスを指定したり、表示制御装置6へ表示命令 を出力するなどの制御を行なう。キーボード3は、ユー ザがデータを入力する手段である。 KBC 2 は、キーボ ードコントローラであり、キーボード3からキーデータ 入力された場合、その入力されたキーに対応するキーコ ードをCPU1へ送る。メモリ5は、BIOS、OS、 アプリケーションソフトなどを保持している。メモリ制 御装置4は、メモリ5からのデータの読み出し、及び、 メモリ5へのデータの書き込みのタイミング制御を行な う。表示制御装置 6 は、CPU1から表示命令を受け、 ている記憶素子の種類を表わす情報を保持する記憶種類 50 表示装置 7 に表示を行なうよう制御する。表示装置 7

は、表示制御装置 6 の制御により画面表示を行なう。 D MA8は、Direct Memory Accessのことであり、CPU 1を介さずに直接データを転送する装置である。DMA 8がデータを転送しているときは、CPU1はメモリへ アクセスできない。パス9は、CPU1、KBC2、メ モリ制御装置4、メモリ5、表示制御装置6とを接続 し、各装置間で信号を制御するための信号線である。第 2 図は、本願発明のメモリ制御装置1の構成を示す図で

【0010】物理アドレスパス3 gは、パス3のうち、 物理アドレス信号を伝達する信号線である。 CPU1か ら送られた論理アドレス信号をアドレス変換装置(図示 しない)で物理アドレス信号に変換し、メモリ素子5 a、5b、5c、アドレス比較装置12a、12b、1 2 cへ入力する。

【0011】前記メモリ5は、メモリ素子5a, 5b, 5cから成る。各メモリ素子5a、5b、5cは、dR AM、SRAM、PSRAM、ROMなどの半導体メモ リ素子の種類(以下、メモリタイプ)のうち1種類の半 **専体メモリ素子からなるものである。各メモリ素子は、** 取り外しが可能で、メモリタイプあるいは容量の異なる メモリ索子に取り替えることができる。

【0012】アドレス指定装置11aは、メモリ素子5 a にアドレスを割り当てるための装置である。ユーザは キーボード3からメモリ素子に割り当てるアドレス筋囲 の最小アドレスと最大アドレスを入力する。CPU1 は、これらのアドレスをデータパス(図示しない)を介 し、アドレス指定装置11 a に送る。アドレス指定装置 1 1 a は内部に 2 つのレジスタを持っており、1 のレジ のレジスタでメモリ索子5aに割り当てる最大アドレス を保持する。アドレス指定装置11aは、2つのレジス タで保持した情報をアドレス比較装置12aへ送る。ア ドレス指定装置11b、11cに関しても、アドレス指 定装置11aと同じ機能を持ち、割り当てられた最大ア ドレスと最小アドレスを保持し、その情報をそれぞれア ドレス比較装置12b、12cへ送る。

【0013】アドレス比較装置12aは、アドレス指定 装置11aから送られた最小アドレス、最大アドレスの 信号を受けとる。アドレス比較装置12aは、CPU1 から送られるコントロール信号により、アドレスの取り 込みタイミングを制御される。アドレス比較装置12a は、受けとった信号をデコードし、CPU1から送られ た物理アドレスがアドレス指定装置 1 1 a で指定された アドレス範囲内にあることを検知すると、コンペアA信 号(以下、COMP-A)をハイレベル信号「H´に し、一定期間出力する。アドレス比較装置12b、12 cに関しても同様の機能を持ち、出力信号をコンペアB 信号(以下、COMP-B)、及びコンペアC信号(以 50 生させる。SRAM用信号発生器21b、PSRAM用

下、COMP-C)と呼ぶことにする。

【0014】メモリタイプレジスタ14は、メモリ素子 5 a、5 b、5 cのメモリタイプに対応した情報を保持 するレジスタである。メモリタイプレジスタ14は、6 ピットで構成され、1つのメモリ素子に対し2ピットの 情報でそのメモリ素子のメモリタイプを表す。メモリタ イブを表す2ピットの情報は、予め定義しておく。本実 施例では、"00"でdRAM、"01"でSRA M、"10"でPSRAMを表すように定義している。

10 メモリタイプレジスタ14に保持されている6ピットの 情報の上位2ピットはメモリ素子5a、次の2ピットは メモリ素子5b、下位2ピットはメモリ素子5cのメモ リタイプ情報を示す。 メモリタイプレジスタ 1 4 は、各 情報をそれぞれのメモリタイプ選択装置13a、13 b、13cへ送る。

【0015】メモリタイプ選択装置13aは、入力側に COMP-A信号を送る信号線とメモリタイプレジスタ 14からメモリタイプ情報を送られる2ピットの信号線 を、出力側にdRAMセレクト信号線(以下、A信号 20 線)、SRAMセレクト信号線(以下、B信号線)、P SRAMセレクト信号線(以下、C信号線)の計3ビッ トの信号線が接続されている。また、A信号線で送られ る信号は、dRAMセレクト信号(以下、A信号)、B 信号線で送られる信号は、SRAMセレクト信号(以 下、B信号)、C信号線で送られる信号は、PSRAM セレクト信号 (以下、C信号)とする。メモリタイプ 選択装置13aは、COMP-Aがハイレベル信号´H ・になるのを受けると、メモリタイプレジスタ14から 送られた2ピットの信号をデコードし、メモリタイプレ スタでメモリ秦子5aに割り当てる最小アドレスを、2 30 ジスタ14の内容が100 ならA信号娘、101 な らB信号線に、「10 ならC信号線にハイレベル信号 H´を一定期間出力する。メモリタイプ選択装置13 b、13cに関しても、メモリタイプ選択装置13aと 同様な機能を持つ。

【0016】タイミング発生装置15は、メモリタイプ 選択装置13a、13b、13cから送られたセレクト 信号、アドレス比較装置12a、12b、12cから送 られたコンペア信号、DMA8から送られたREFS信 号、CPU1から送られたCLK信号、メモリタイプレ 信号と、CPU1が現在アクセスしている物理アドレス 40 ジスタ14から各メモリ素子5a、5b、5cのメモリ タイプの信号を受けとり、現在アクセスされている半導 体メモリ素子に制御信号を送る。タイミング発生装置1 5の内部を図3に示し、詳細な説明を行う。

> 【0017】 dRAM用信号発生器21a、SRAM用 信号発生器21b、PSRAM用信号発生器21cは、 CPU1から送られてきたCLK信号を用いて、dRA M、SRAM、PSRAMを制御するための制御信号を それぞれ発生する。 dRAM用信号発生器21aは、R AS信号、CAS信号、W (ライト) 信号を生成し、発

信号発生器21cは、CE (チップ・セレクト) 信号、 OE (アウトブット・イネーブル) 信号、R/W (リー ド・ライト) 信号を生成し、発生させる。また、メモリ タイプ選択装置13a、13b、13cから送られる3 ビットの出力信号線をA信号線、B信号線、C信号線ご とに、オア回路22を介し、マルチプレクサ23へ送 る。

【0018】マルチプレクサ23はA信号のオア回路2 2の出力がハイレベル信号´H´なら、dRAM用信号 発生器21aから発生されたdRAM用の信号を、B信 10 号のオア回路22の出力がハイレベル信号´H´なら、 SRAM用信号発生器21bから発生されたSRAM用 の信号を、C信号のオア回路22の出力がハイレベル信 号「H「なら、PSRAM用信号発生器21cから発生 されたPSRAM用の信号を出力する。但し、メモリ素 子5へのアクセスは、同時に1つしか行われないため、 3つのオア回路22からの出力が同時に2つ以上ハイレ ベル信号´H´になることはない。このため、マルチブ レクサ23は、メモリ素子5にアクセスがあると、必ず 1 つの信号発生器からの信号を出力することになる。マ ルチプレクサ23から送られる信号のうち、RAS信号 とCE信号は、同一の信号線 (RAS/CE) を介して 送られ、この信号をRAST信号とする。CAS信号と OE信号は、同一の信号線(CAS/OE)を介して送 られ、この信号をCAST信号とする。R/W信号とW 信号は、同一の信号線(READ/WRITE)を介し て送られ、この信号をRDWR信号と呼ぶことにする。

【0019】ところで、dRAMはメモリリフレッシュ 動作が必要な半導体メモリ素子である。そのため、メモ ための信号を与える必要がある。本実施例では、dRA Mメモリリフレッシュの方法の一つである CAS Before RAS Refresh でdRAMリフレッシュを行っている。こ の方法は、CAS信号がRAS信号より早くローレベル 「L」に立ち下がり、その後、RAS信号が立ち下がっ てから一定期間、CAS信号がローレベル「L「状能が 続いた時、dRAMはリフレッシュ状態に入る。この方 法はdRAM内部でリフレッシュ用のアドレスが指定さ れるので、外部でアドレス指定する必要がない。

【0020】Ref信号タイミング装置24aはメモリ 素子5aに、Ref信号タイミング装置24bはメモリ 素子5bに、Ref信号タイミング装置24cはメモリ 素子5cに対し、リフレッシュタイミング用の信号を送 るものである。Ref信号タイミング装置24a、24 b、24cは、REFS信号と各々に対応するメモリタ イプレジスタ14から出力されるメモリタイプの信号を 受け、その信号が「OO」なら、REFS信号をリフレ ッシュ用のCAS信号(REFC-A、B、C信号) に 変換し出力する。また、REFC-A、B、Cにディレ

(REFR-A、B、C信号)を作る。これにより、リ フレッシュ信号を与える。

【UU21】図4は、タイミング発生装置の一部を示 し、図3に示す出力信号により、各メモリ素子を制御す るための回路構成を示す図である。図5は、CPUから メモリにアクセスがあった場合(リード・ライト・サイ **,** クル)と、アクセスがない場合 (リフレッシュ・サイク ル) のタイミング発生装置15内の各種信号のタイミン グチャートである。この図では、メモリアクセスはメモ リ素子5aに、タイミング発生装置15からはdRAM 用の信号が発生されたとする。

【0022】メモリ素子5aにアクセスがあったのでア ドレス比較装置12a、12b、12cのうち、COM P-Aにのみ一定期間ハイレベル「H が送られている (52)。 dRAM用の信号は、RAST信号線にRA S信号(53)を、CAST信号線にCAS(54)信 号を出力する。出力されたRAS信号、CAS信号は反 転され、それぞれのANDゲート31に入力される。C OMP-B、Cを入力するANDゲート31は、ローレ ベル信号´L´を受けとっているので、ローレベル信号 L´を出力することになる。COMP-Aを入力する ANDゲート31は、ハイレベル信号´H´を受け取っ ているため、RAST信号の反転信号がハイレベル「H ´になると、ハイレベル´II´を出力する(60)。O Rゲート32はメモリにアクセスがある場合、REFR -A、B、Cから常にハイレベル信号 ´H ´ (56) を 受けるので、ORゲート32の出力は、ANDゲート3 1からの出力と同じになる。このORゲート32の出力 信号を反転する(61)とタイミング装置15から発生 リ素子にdRAMを使用する場合、リフレッシュさせる 30 した信号と同一の信号が得られる。このことにより、メ モリ素子5aにのみ、メモリアクセス用の制御信号を送 ることができる。他のメモリ素子にアクセスがあって も、同様な処理が行なわれる。

> 【0023】次に、メモリ素子にアクセスがないとき (リフレッシュ・サイクル) はCOMP-A、B、Cは 全てローレベル信号「L´(52)になるのでANDゲ ートからは全て、ローレベル信号 ´ L ´ (57、59) が送られる。そのため、REFR-A、B、Cからの信 号、REFC-A、B、Cからの信号がそのままメモリ 索子に 制御信号として入力される。 本実施例でリフレッ シュ制御信号は、REFR-A、REFC-Aに対して のみ、リフレッシュ用のCAS信号、RAS信号が発せ られるため、メモリ素子5 a にのみリフレッシュ用の信 号が送られる。このようにして、リフレッシュが行われ る。次に、メモリ素子のタイプをを取り替えた場合につ いて示す。

【0024】メモリ素了5aに取り付けられているdR AMをSRAMに取り替えた場合、先ず、取り替えたS RAMの記憶容量に合わせメモリを割り付けるため、キ イを介することにより、リフレッシュ用のRAS信号 50 ーポード3により最小アドレス、最大アドレスを入力す

る。この入力データは、CPU1を介しデータパスより アドレス指定装置11a内のレジスタに保持される。ま た、キーボード3によりメモリタイプを入力し (この場 合´01´)、このデータがCPU1を介し、データバ ス(図示しない)よりメモリタイプレジスタ14の上位 2 ピットのレジスタに保持される。以上のレジスタの値 を変更するだけで、メモリ森子5aにアクセスがあった。 場合、タイミング発生装置15からSRAM用の信号 (CE, OE、W/R) が出力されメモリ素子5aを制 の保持情報がSRAMを示しているので、リフレッシュ タイミング制御装置は、ハイレベルを出力したままにな り、この信号は意味を持たない。

【0025】PSRAMに変えた場合でも、アドレス指 定装置11a、メモリタイプレジスタ14に、使用する メモリの情報を入力するだけで異なる容量、タイプのメ モリを制御できる。

【0026】なお、本実施例では、東芝製dRAM TC5 14256、東芝製SRAM TC551001、東芝製PSRAM FC518128 をメモリ素子の対象としているが、タイミン 20 5 グ発生装置 15内にいろいろなメモリタイプ用の信号発 生器を設定し、マルチブレクサで選択させるような回路 変更を行い、メモリ素子のコネクタに対応するインター フェイスを使うことにより、もっと多様なメモリタイプ に対応できる。

【0027】以上により、メモリタイプの異なる配金素 了に取り変えたり、配憶素了を増設したりするために、 設計し直す必要がなくなり、また、ユーザが使用用途に 応じ、リフレッシュ動作の必要な記憶素子でも、容易に 記憶素子を変えたりすることができる。

[0028]

【発明の効果】第1の本願発明のメモリ制御装置によ り、使用用途に応じて使用するメモリの種類を変えるこ とができる。また、第2の本願発明により、さらに、外 部よりリフレッシュを行わせる命令を必要とする記憶素 子にも対応できる。

【図面の簡単な説明】

【凶1】 本実施例に係わる電子機器の全体を示すシス テム構成図である。

8

【図2】 本願発明のメモリ制御装置内の構成を示す図 である。


【図3】 タイミング発生装置15の前半の処理部分 を、詳細に示した図である。

【図4】 タイミング発生装置の後半の処理部分であ 御することができる。また、メモリタイプレジスタ14 10 り、第3図からの信号を引継ぎ、各メモリ素子を制御す るために信号を変換するための回路を示した図である。

> 【図5】 メモリアクセスがメモリ素子5 a に、タイミ ング発生装置15からdRAM用の信号が発生されたと きのタイミングチャートである。

【符号の説明】

- CPU
- **KBC**
- キーボード
- メモリ制御装置
- メモリ
 - 5a, 5b, 5c メモリ索子
 - 6 表示制御装置
 - 表示装置
 - Direct Memory Access
 - パス
 - 11a, 11b, 11c アドレス指定装置
 - 12a, 12b, 12c アドレス比較装置
 - 13a, 13b, 13c メモリタイプ選択装置
 - 14 メモリタイプレジスタ
- *30* 1 5 タイミング発生装置
 - 21a d R A M用信号発生器
 - 21b SRAM用信号発生器
 - 21c PSRAM用信号発生器
 - 23 マルチプレクサ
 - 24a、24b、24c Ref信号タイミング装置



[図5]

